5月25日，蓋世汽車獲悉，在2026國際電路與系統(tǒng)研討會(huì)上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波在題為《半導(dǎo)體新路徑探索與實(shí)踐》的主旨演講中，正式發(fā)表“韜（τ）定律”。

值得注意的是，這是中國在全球半導(dǎo)體領(lǐng)域首次提出指導(dǎo)產(chǎn)業(yè)發(fā)展的新原則。

圖片來源：華為官網(wǎng)

據(jù)悉，韜(τ)定律提出以“時(shí)間(τ)縮微”替代“幾何縮微”作為半導(dǎo)體與電子系統(tǒng)演進(jìn)的新指導(dǎo)原則。通過邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號(hào)傳播時(shí)延，不斷提升晶體管密度，從而實(shí)現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進(jìn)。

近年來，主導(dǎo)半導(dǎo)體產(chǎn)業(yè)半個(gè)多世紀(jì)的摩爾定律正面臨嚴(yán)峻的物理極限和經(jīng)濟(jì)效益雙重挑戰(zhàn)。面對晶體管幾何縮微放緩，晶體管成本紅利消退等發(fā)展困境，如何跨越傳統(tǒng)工藝路徑的局限，探索出一條全新的可持續(xù)演進(jìn)路線，以滿足當(dāng)下呈指數(shù)級攀升的計(jì)算性能需求，已成為全球半導(dǎo)體行業(yè)亟待攻克的共同難題。韜(τ)定律正是解決該難題的有效路徑。

華為提出了“邏輯折疊(LogicFolding)”等核心技術(shù)，構(gòu)建了貫穿器件、電路、芯片到系統(tǒng)層面的多層級協(xié)同優(yōu)化體系。該體系以系統(tǒng)性降低時(shí)間常數(shù)τ為目標(biāo)，旨在驅(qū)動(dòng)各層級性能、能效、晶體管密度的持續(xù)提升：

1、器件層面：通過優(yōu)化晶體管和互連電阻及寄生電容，從物理底層最大限度縮微器件級時(shí)間常數(shù)τ；

2、電路層面：通過邏輯折疊技術(shù)突破傳統(tǒng)平面布局的物理邊界，顯著縮短關(guān)鍵路徑的走線長度并有效降低信號(hào)傳播的電阻和電容負(fù)載，實(shí)現(xiàn)晶體管密度和電路性能大幅提升；

3、芯片層面：通過“軟件、架構(gòu)、芯片”的全棧軟硬芯協(xié)同設(shè)計(jì)，基于實(shí)際工作負(fù)載實(shí)現(xiàn)指令流和數(shù)據(jù)流的細(xì)粒度控制，提高系統(tǒng)級并行度和效率，大幅降低端到端執(zhí)行時(shí)間；

4、系統(tǒng)層面：定義靈衢總線，重構(gòu)計(jì)算系統(tǒng)互聯(lián)協(xié)議，實(shí)現(xiàn)超節(jié)點(diǎn)的統(tǒng)一內(nèi)存編址和原生內(nèi)存語義，大幅降低系統(tǒng)通信時(shí)延。

根據(jù)規(guī)劃，華為2026到2035年，隨著大量探索性的技術(shù)逐步產(chǎn)品化，晶體管的密度將持續(xù)提升，工作頻率將持續(xù)增長，將持續(xù)推出性能卓越的手機(jī)芯片。

何庭波直言：“我們的解決方案走得通，走得遠(yuǎn)。我們新芯片的性能完全可以持續(xù)對標(biāo)另外一條路徑。”

返回第一電動(dòng)網(wǎng)首頁 >